杭州PCB抄板公司-緯亞電子：引 言

現(xiàn)代電子技術(shù)的高速發(fā)展對(duì)傳統(tǒng)的電路測(cè)試技術(shù)提出了新的挑戰(zhàn)。器件封裝的小型化、表面貼裝(smt)技術(shù)的應(yīng)用，以及由于板器件密度的加大而出現(xiàn)的多層印制板技術(shù)使得電路節(jié)點(diǎn)的物理可訪問性逐步減低，原來借助于針床的在線測(cè)試(ICT)的局限性日益增大。電路和系統(tǒng)可測(cè)試性的急劇降低導(dǎo)致測(cè)試費(fèi)用占電路和系統(tǒng)總費(fèi)用的比重越來越高。人們已意識(shí)到，單靠改善測(cè)試方法來實(shí)現(xiàn)電路的測(cè)試及故障診斷是遠(yuǎn)遠(yuǎn)不夠的。要從根本上解決問題，提高電路的可觀測(cè)性和可控制性，在電路系統(tǒng)設(shè)計(jì)之初就要充分考慮測(cè)試及故障診斷的要求，即進(jìn)行可測(cè)性設(shè)計(jì)(design-for-testability，DFT)。基于IEEE 1149.1標(biāo)準(zhǔn)(又被稱為JTAG協(xié)議)制定的邊界掃描技術(shù)是對(duì)DFT的一個(gè)飛躍發(fā)展。邊界掃描技術(shù)的應(yīng)用使得電路板上需要的測(cè)試節(jié)點(diǎn)數(shù)目減少，用于測(cè)試夾具的費(fèi)用減少，比傳統(tǒng)的ICT測(cè)試節(jié)省了時(shí)間，縮短了產(chǎn)品推向市場(chǎng)的周期。另外，邊界掃描也支持CPLD、FPGA和Flash的在線編程(ISP)。但是，在現(xiàn)實(shí)情況中，真正考慮到邊界掃描測(cè)試的電路設(shè)計(jì)并不普遍。本文以對(duì)一個(gè)目標(biāo)板所作的測(cè)試工作為例，探討了在把邊界掃描機(jī)制引入電路設(shè)計(jì)的前提下，如何增加板級(jí)互連的故障診斷覆蓋率。

1 邊界掃描機(jī)制的引入 杭州PCB|杭州smt

邊界掃描技術(shù)的基本思想是在芯片管腳和內(nèi)部邏輯之間增加了串聯(lián)在一起的移位寄存器組，在邊界掃描測(cè)試模式下，寄存器單元在相應(yīng)的指令下控制引腳狀態(tài)，從而對(duì)外部互連及內(nèi)部邏輯進(jìn)行測(cè)試。邊界掃描結(jié)構(gòu)定義了4個(gè)基本硬件單元：測(cè)試存取口(TAP)、TAP控制器、指令寄存器和測(cè)試數(shù)據(jù)寄存器組。其中，TAP一般包括4條測(cè)試總線：測(cè)試數(shù)據(jù)輸入總線(TDI)、測(cè)試數(shù)據(jù)輸出總線(TDO)、測(cè)試模式選擇總線(TMS)和測(cè)試時(shí)鐘輸入總線(TCK)。還有一個(gè)可選擇的測(cè)試復(fù)位輸入端(TRST*)。FAP控制器是邊界掃描的核心部分，整個(gè)測(cè)試邏輯都是由它按一定順序調(diào)用的。在測(cè)試時(shí)鐘TCK的作用下，從TDI加入的數(shù)據(jù)可以在移位寄存器鏈中移動(dòng)進(jìn)行掃描。

目標(biāo)板是一個(gè)中央資源板子系統(tǒng)，其結(jié)構(gòu)如圖1所示。主要作用是為數(shù)字通道子系統(tǒng)提供精確的時(shí)序信息，為數(shù)字通道板之間提供定時(shí)和控制信號(hào)，分析處理數(shù)字通道子系統(tǒng)和探筆子系統(tǒng)返回的數(shù)據(jù)。該電路板上有4個(gè)邊界掃描器件：EPLD(EPM7256AETC144)、FPGA(EP1S25F780)、Flash EPROM(EPC8)和DSP(TMS320C6203B)。

在電路設(shè)計(jì)時(shí)，引入邊界掃描結(jié)構(gòu)首要考慮的問題就是盡可能地選擇符合IEEE 1149.1標(biāo)準(zhǔn)的器件。目前大部分VLSI器件都帶邊界掃描結(jié)構(gòu)，而對(duì)于小型芯片，在實(shí)現(xiàn)的功能相同的前提下，要盡量選用符合IEEE 1149.1標(biāo)準(zhǔn)的。

在此目標(biāo)板上，我們將Flash EPROM(N30)、DSP(N31)、EPLD(N14)和FPGA(N24)依次連接起來，成為一個(gè)完整的掃描鏈路。TAP控制信號(hào)(TCK、TMS、TRST*)并聯(lián)，前一器件的TDO和后一器件的TDI依次連接成鏈。其中只有DSP有TRST*信號(hào)。對(duì)于TRST*信號(hào)，因?yàn)樗堑碗娖接行В粼谄骷?nèi)部或者電路板上已經(jīng)上拉，則在測(cè)試時(shí)可以不加以控制。而在該目標(biāo)板的DSP內(nèi)部此引腳處于下拉狀態(tài)，為使其進(jìn)人邊界掃描狀態(tài)，必須外加激勵(lì)信號(hào)，因此本文把它單獨(dú)引出來。如圖2所示。

為保證信號(hào)的完整性，本文對(duì)來自測(cè)試裝置的主TAP控制信號(hào)進(jìn)行了緩沖處理，同時(shí)用上拉電阻將TDI、TMS信號(hào)拉至邏輯1狀態(tài)，將TCK下拉接地。另外，在后一個(gè)器件的TDO和被測(cè)板的TDO端口之間放置一個(gè)20 Ω的電阻以衰減反射。緩沖器類型的選用要參考電路板上器件的電平類型。如圖3所示，被測(cè)板上邊界掃描器件工作電壓為3.3 V，本文選用的緩沖器SN74LV244的工作電壓為2.7 V～5.5 V，可以滿足需要。

這樣做可以解決測(cè)試裝置和被測(cè)板之間的阻抗不匹配及提升TCK的速度，可增加測(cè)試裝置和被測(cè)板之間電纜的長度，也使得在測(cè)試裝置和被測(cè)板間的電纜沒有連接的情況下，功能模式和測(cè)試模式時(shí)信號(hào)可以保持安全狀態(tài)。


 

(杭州PCB|杭州smt|杭州PCB設(shè)計(jì)|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產(chǎn)廠家-杭州緯亞電子科技有限公司)